Lunedì 4 giugno 2018, alle ore 11.30, presso l’Aula Seminari al Piano D (Ex Dipartimento di Elettronica) del Dipartimento di Ingegneria Industriale e dell’Informazione – Facoltà di Ingegneria dell’Università di Pavia (Via Adolfo Ferrata, 5 – 27100 Pavia), si terrà l’incontro “On-chip active delay lines with widely tunable delays”.
Relatore:
Prof. Nagendra Krishnapura (Indian Institute of Technology Madras Chennai, India)
